Lattice MachXO2-640
" (40884)MachXO2器件内存使用指南技术说明
本资料为Lattice MachXO2™ PLD系列器件的内存使用指南，旨在帮助设计工程师在ispLEVER®中集成基于EBR和PFU的内存。资料详细介绍了如何使用IPexpress™和PMI（可参数化模块实例化）来构建和配置各种内存模块，包括单端口RAM、双端口RAM、伪双端口RAM、FIFO和ROM。此外，还介绍了MachXO2-640及以上密度器件中的用户闪存（UFM）块，以及如何通过JTAG、I2C和SPI接口访问UFM块。资料还提供了内存模块的详细配置选项，包括地址深度、数据宽度、读写模式、错误检测代码（ECC）等。
MachXO2 SED使用指南技术说明
本资料介绍了Lattice Semiconductor的MachXO2 PLD中集成的硬件错误检测和纠正电路（SED）。该电路用于检测SRAM错误，并允许进行纠正。资料详细描述了SED的工作原理、操作模式、信号描述、时钟驱动器、属性、端口描述以及运行时间。此外，还提供了VHDL和Verilog示例代码，以帮助用户在设计中实现SED功能。
在MachXO2器件中使用用户闪存和强化控制功能技术说明
本文档为Lattice Semiconductor的MachXO2系列FPGA技术笔记，主要介绍了如何使用用户闪存和硬化的控制功能。内容包括MachXO2的EFB模块架构、WISHBONE总线接口、硬化的I2C、SPI和定时器/计数器IP核、用户闪存和配置闪存的访问等。文档详细说明了如何使用IPexpress配置EFB模块，并提供了设计实例和注意事项。
MachXO Family Data Sheet
more version(s)
MachXO2 SysClock PLL设计和使用指南技术说明
本指南详细介绍了MachXO2器件中的时钟资源，包括主时钟、边缘时钟、时钟分频器、sysCLOCK PLL、动态时钟控制元素、二级高扇出网络和内部振荡器。指南涵盖了时钟资源的配置、使用和设计注意事项，旨在帮助设计师优化时钟性能和功耗管理。内容还包括了时钟分频器、边缘时钟桥接、时钟同步和频率计算等关键技术的详细说明。
more version(s)
MachXO2 SYSI/O使用指南技术说明
本指南详细介绍了MachXO2 PLD家族的sysI/O缓冲器，包括其支持的I/O标准、银行方案、配置方法和设计注意事项。指南涵盖了单端和差分I/O标准，如LVCMOS、SSTL、LVDS等，并提供了不同I/O银行支持的详细列表。此外，还讨论了电源要求、VCCIO需求、sysI/O缓冲器配置以及软件sysIO属性。
MachXO2编程和配置使用指南技术说明
本指南详细介绍了MachXO2™可编程逻辑器件的编程和配置过程。内容包括MachXO2的特点、术语定义、配置细节、配置流程、电源启动序列、初始化、配置、唤醒和用户模式等。指南还涵盖了配置模式、端口选项、位流生成选项、安全选项、设备唤醒序列、高级配置信息等内容，旨在帮助用户了解和掌握MachXO2的编程和配置方法。
MachXO2 SED Usage Guide
MachXO2硬件清单技术说明
本技术文档为MachXO2™ PLD硬件设计提供了关键硬件配置要求指南。内容涵盖电源供应、配置、I/O接口和关键信号等方面，旨在帮助设计师在硬件设计过程中避免潜在问题。文档强调了电源电压、配置模式选择、I/O引脚分配等关键点，并提供了一份详细的检查清单以确保设计符合要求。
MachXO2 Hardware Checklist
使用MachXO2器件实现高速接口技术说明
本技术文档详细介绍了如何使用Lattice MachXO2™ PLD器件实现高速接口，包括DDR和SDR应用。文档涵盖了高速接口架构、不同类型的I/O逻辑单元、时钟域转换、外部高速接口描述、高速接口构建块、通用高速DDR接口、使用IPexpress构建通用高速DDR接口的指南、DDR/DDR2/LPDDR SDRAM接口概述和实现。此外，还提供了DDR内存接口生成、设计规则和指南。
Memory Usage Guide for MachXO Devices
Power Estimation and Management for MachXO Devices
Memory Usage Guide for MachXO2 Devices
MachXO2 I2C嵌入式编程访问固件参考设计用户指南
本资料为MachXO2 I2C嵌入式编程访问固件参考设计，介绍了如何通过LatticeECP3 Versa评估板和MachXO2 Pico评估板实现MachXO2嵌入式配置访问。内容包括：设置、操作演示、硬件设计构建等。通过I2C总线，实现对MachXO2的编程、读取、更新和验证操作，适用于嵌入式系统实时编程和配置需求。
MachXO2 Programming via WISHBONE Demo
MachXO2 Low Power Control Demo
MachXO Control Development Kit
MachXO2软I2C从机，带时钟延伸参考设计用户指南
本资料提供了一种基于MachXO2 FPGA的软I2C从设备参考设计，支持时钟拉伸功能。该设计旨在替代硬I2C核心，适用于需要时钟拉伸支持的用户设计。设计使用软逻辑资源，对现有WISHBONE总线控制逻辑影响较小，并支持引脚对引脚连接。资料详细介绍了设计原理、端口列表、寄存器定义、设计迁移和定制选项，并提供了特殊情况的解决方案。
MachXO2-4000HC Control Development Kit
MachXO2、MachXO3和ECP5 7：1 LVDS视频接口参考设计用户指南
本资料介绍了MachXO2、MachXO3和ECP5系列FPGA在7:1 LVDS视频接口中的应用。资料详细阐述了如何使用这些FPGA实现视频数据的接收、处理和传输，包括时钟生成、数据捕获和格式化等关键步骤。此外，还提供了两个设计示例：环回测试和透传测试，以展示如何在实际应用中利用这些FPGA进行视频接口的设计和验证。
MachXO2 Hardened I2C Master,Slave Demo
MachXO2 Hardened SPI Master,Slave Demo
MachXO USB Starter Kit
MachXO Starter Evaluation Board
Subject: ACN# 05A-13 Advanced Change Notification of Intent to Transfer Lattice MachXO Product Famili
MachXO MiniDevelopment Kit
New Ultra-Small WLCSP Package for MachXO2
MachXO2 Control Development Kit
MachXO2 TM SensorExtender Card Set
Getting started with the HWD-XO-USB MachXO Starter Kit
MachXO2 Family Data Sheet
more version(s)
Subject: PCN# 03A-16 Notification of Changes to the MachXO2 and MachXO3 Family Data Sheets
Subject: PCN#10A-13 Notification of Changes to the MachXO2 Family Data Sheet
Subject: PCN# 07A-12 Notification of Intent to Utilize an Alternate Qualified Mask Set for the Lattice MachXO2 256ZE Devices
MachXO2 Soft I2 C Slave with Clock Stretching
MachXO2, MachXO3 and ECP5 7:1 LVDS Video Interface
MachXO2 I2C Embedded Programming Access Firmware
HDLC Controller Implemented in MachXO,LatticeXP2 and LatticeECP2,M Families
Single-Wire Controller for Digital Temperature Sensors
Three-Wire Power Supply Fault Logging Using Lattice Programmable Logic
SMBus Controller
NOR Flash Memory Controller with WISHBONE Interface
Simple Sigma-Delta ADC
WISHBONE-Compatible LCD Controller
I2C Read-back Failure Mode on Specific Use Scenario in MachXO2 and MachXO3 Products and Work-Around Solutions
Lattice HetNet Solutions
Release Notes for Lattice Diamond 3.10 SP1
Release Notes for Lattice Diamond 1.3
Release Notes for Lattice Diamond 3.10
Lattice Propel 2.1发行说明
Lattice Propel 2.1是Lattice FPGA系统设计的完整图形和命令行工具集，用于创建、分析、编译和调试基于FPGA的硬件和软件处理器系统。该版本新增了对Lattice LFCPNX (CertusPro™-NX)设备系列的支持，并增强了工具和功能，包括支持RV32IMC RISC-V MC处理器、RHEL 7.7 & RHEL 8.4操作系统、Lattice Radiant基础IP、设备信息修改、picolibc标准C库等。此外，还提供了模板设计和系统仿真功能，以及针对不同处理器和操作系统的支持。
Electronic Mall
Integrated Circuits
Discrete Components
Connectors & Structural Components
Assembly UnitModules & Accessories
Power Supplies & Power Modules
Electronic Materials
Instrumentation & Test Kit
Electrical Tools & Materials
Mechatronics
Processing & Customization
